Il existe un stade, dans la vie d’une pièce mécanique, où la redessiner coûte plus cher que de refaire tout ce qui l’entoure. Les préparateurs de moteurs connaissent ce seuil : le bloc reste identique, mais refroidissement, alimentation et échappement sont repris un à un, et la même mécanique délivre le double. Le progrès quitte l’organe pour son environnement, et la contrainte se déplace vers le châssis.
Le calcul destiné à l’intelligence artificielle vient d’atteindre ce point. À San Francisco, lors de son événement Supernova, le spécialiste des puces géantes Cerebras a dévoilé le 18 août 2026 son système de quatrième génération. Le CS-4 poursuit un objectif unique : faire tourner les plus lourds modèles de langage à une cadence hors de portée des grappes de processeurs graphiques, sans en employer aucun.
L’entreprise attaque de front la position de Nvidia sur l’inférence, avec une architecture qui prétend lever les blocages propres aux grappes d’accélérateurs. La promesse est spectaculaire, sa mécanique moins simple qu’il n’y paraît, son contexte financier absent des communiqués. Reste à démonter la machine : ce que fait vraiment la nouvelle puce, ce que dissimule le chiffre mis en avant et ce qu’attend un marché ayant déjà payé la promesse.
Une puce inchangée et un rack entièrement refait
Livré en armoire complète, le CS-4 abrite trois processeurs quand ses prédécesseurs n’en portaient qu’un. Chacun est gravé sur une galette de silicium entière, principe dit wafer-scale, et non débité en dizaines de dés. Ces WSE-3 Turbo ne sont pas une génération nouvelle : elles reprennent la WSE-3 de mars 2024, même nœud 5 nanomètres, mêmes 900 000 cœurs, mêmes 44 gigaoctets de SRAM. Seule la fréquence d’horloge change, passant de 1,4 à 2,8 gigahertz.
Les chiffres que le rack additionne
Doubler l’horloge double presque mécaniquement la bande passante mémoire et la puissance de calcul. Chaque puce revendique dès lors 250 pétaflops en FP16 épars et 43,2 pétaoctets par seconde de débit interne. Agrégé, un rack cumule 750 pétaflops, 132 gigaoctets de SRAM et 129,6 pétaoctets par seconde. Ce dernier ordre de grandeur porte tout le discours face aux cartes graphiques, dont la HBM siège plus loin du calcul et répond plus lentement.
La plateforme Nexus et les backpacks verticaux
Le silicium n’ayant pas bougé, tout l’effort s’est reporté sur ce qui l’entoure : une plateforme modulaire baptisée Nexus porte au double le courant délivré à chaque galette et prend en charge la chaleur qui va avec. Calcul, alimentation et entrées-sorties occupent des blocs distincts, les processeurs logeant dans des backpacks verticaux autonomes que l’on enfiche par l’arrière, ce qui allège installation comme maintenance. Des liaisons directes de galette à galette, court-circuitant les commutateurs réseau, ramènent la latence à 2 microsecondes et autorisent le découpage que Cerebras appelle parallélisme en pipeline, technique en réalité formalisée par Google dès 2018.
L’astérisque que dissimule le chiffre de 250 pétaflops
Le nombre brandi porte une mention discrète : il désigne du calcul épars. En FP16 dense, régime qui gouverne réellement l’inférence des grands modèles, la WSE-3 Turbo plafonne autour de 25 pétaflops, soit cinq à six fois un GPU Blackwell. L’écart reste appréciable pour une pièce unique de silicium, mais la sparsité, comme le relève The Register, ne bénéficie généralement pas à l’inférence des modèles de langage.
La performance du wafer ne vient donc pas du calcul mais de la mémoire. Les 43,2 pétaoctets par seconde de chaque puce valent environ 5 400 fois les 8 téraoctets par seconde d’un B200. Sauf que ces 8 téraoctets desservent 180 gigaoctets, contre 44 pour la galette : Cerebras achète sa bande passante au prix d’une capacité quatre fois moindre. Ce n’est pas un défaut d’exécution, c’est la définition de l’architecture.
La physique du décodage et l’inférence coupée en deux
Le terrain choisi est étroit et assumé, celui de l’inférence à très grande échelle. Y annoncer une production de tokens jusqu’à trente fois plus rapide qu’une grappe de GPU pèse lourd auprès d’exploitants dont le service se joue à la milliseconde, et change la nature d’un agent conversationnel ou d’un assistant de programmation. L’entraînement reste hors de portée : l’écosystème CUDA y tient une position que personne n’a entamée.
Une désagrégation qui arrive en fin de cycle
L’entreprise joue la carte de l’inférence désagrégée, dont le fondement tient en une équation : la vitesse de génération est bornée par la bande passante mémoire divisée par la taille des poids activés. L’idée n’a rien de neuf. Splitwise, publié par Microsoft en novembre 2023, mesurait 1,4 fois plus de débit à coût réduit de 20 % ; Nvidia l’a industrialisée avec Dynamo en 2025, puis a désagrégé son propre silicium avec le Rubin CPX, dédié au prefill.
Les partenaires du prefill et le ratio figé à l’achat
En pratique, Cerebras s’adosse à AMD et à AWS, qui prennent en charge le prefill, cette phase d’ingestion de la requête où le calcul décide de tout. Le CS-4 garde pour lui le décodage, la fabrication de la réponse mot après mot, dont le rythme dépend de la mémoire et non des unités arithmétiques. La machine cesse dès lors de se présenter comme un substitut au GPU pour s’offrir en pièce spécialisée au sein d’un parc hétérogène.
Cette élégance a un coût rarement mentionné : elle fige un ratio prefill sur décodage au moment de l’achat. Une grappe homogène réalloue ses ressources selon la charge du jour, un parc mixte ne le peut pas, sur une durée de vie de cinq ans et plus. Et dans une chaîne mêlant trois fournisseurs, aucun ne porte seul l’engagement de service.
Le plafond des quarante-quatre gigaoctets
Le point faible tient dans un seul chiffre, celui de la mémoire embarquée. Les 44 gigaoctets de SRAM par galette répondent à une vitesse sans équivalent, mais leur volume ne bouge pas, et il pèse dès que la fenêtre de contexte s’allonge : le cache des clés et des valeurs occupe vite l’essentiel de la place. On répète que ce chiffre serait figé depuis la WSE-2. C’est faux : la galette de 2021 embarquait 40 gigaoctets, celle de 2024 en porte 44.
Dix pour cent en cinq ans quand la bande passante a plus que doublé : c’est cet écart de rythme qui définit le compromis fondamental. SemiAnalysis en a chiffré le prix. Servir un modèle de 1 600 milliards de paramètres avec une fenêtre d’un million de tokens pour 256 utilisateurs exigerait une quarantaine de systèmes, soit plus de 20 millions de dollars et un mégawatt, pour une seule passe avant.
Une feuille de route qui reconnaît le verrou
Cerebras revendique face au CS-3 jusqu’à dix fois plus de tokens par watt et deux fois plus par rack, à coût de possession comparable. La suite annoncée est plus éclairante : un CS-5 en 2027 visant trois millions de tokens par mégawatt, puis un CS-6 qui empilera de la DRAM sur le wafer. Réintroduire la mémoire externe que l’architecture s’était juré d’éliminer revient à désigner le verrou.
Le vrai frein n’est pas le logiciel, c’est le génie climatique
L’obstacle logiciel existe : une chaîne d’inférence sédimentée pendant des décennies autour de l’outillage CUDA ne se transporte pas sans frais vers l’environnement Cerebras. Un empêchement plus prosaïque le précède pourtant. Un rack CS-4 consomme entre 120 et 140 kilowatts, là où un CS-3 mono-galette se contentait de 23 à 25, et rejoint la classe de densité du GB200 NVL72 de Nvidia.
Or la densité moyenne d’une baie de centre de données est passée d’environ 16 kilowatts en 2025 à 27 en 2026, et un plancher de colocation classique tourne encore entre 5 et 15. Le refroidissement liquide s’impose dès 20 à 30 kilowatts. Le CS-4 est donc physiquement inaccueillable dans la majeure partie du parc existant, et concentrer deux fois plus de chaleur sur des composants non remplaçables reste un pari non éprouvé.
Une prouesse de rendement héritée d’un échec de 1979
L’intégration à l’échelle du wafer n’est pas une idée neuve, c’est un cimetière. Trilogy Systems, fondée en 1979 par Gene Amdahl, avait levé 230 millions de dollars, le plus gros tour d’amorçage de la Silicon Valley de l’époque, avant d’être abandonnée en 1984, laminée par les défauts de gravure. Cerebras n’a pas résolu ce problème, il l’a contourné : des cœurs de 0,05 millimètre carré, gravés à 970 000 exemplaires pour n’en activer que 900 000, et un maillage qui route autour des trous. Quand la perfection est hors d’atteinte, découper plus fin et prévoir la panne bat le zéro défaut.
Un marché qui a déjà payé la promesse
Cerebras n’est plus une jeune pousse discrète. L’entreprise est cotée au Nasdaq depuis le 14 mai 2026, introduite à 185 dollars l’action, bien au-dessus de la fourchette initiale, pour une levée de 5,55 milliards. Le titre a ouvert à 385 dollars, clôturé à 311, portant la capitalisation autour de 66 milliards, puis reculé dès la séance suivante. Un premier dossier, déposé en 2024, avait été retiré le temps d’une revue de sécurité.
Des comptes que le carnet de commandes ne couvre pas
La concentration client demeure le premier facteur de risque : sur 510 millions de dollars de revenus en 2025, 86 % provenaient de deux entités émiraties, quand les revenus américains reculaient de 34 %. Un accord signé en décembre 2025 avec OpenAI porte sur 750 mégawatts pour plus de 20 milliards, et le carnet de commandes atteint 25,4 milliards ; mais le deuxième trimestre s’est soldé par une perte nette de 450,5 millions.
Ce que les mesures valent et où se joue la bataille
Les chiffres spectaculaires devront être confirmés par des évaluations indépendantes, et le grief le mieux documenté porte sur l’opacité des conditions de test : ni le nombre de galettes, ni la taille de lot, ni la longueur de contexte n’accompagnent le facteur trente. Des mesures tierces existent néanmoins : Artificial Analysis a validé 981 tokens par seconde sur un modèle à mille milliards de paramètres.
La prime de vitesse et le pari des agents
La vitesse se paie. En novembre 2025, le million de tokens était facturé 0,75 dollar chez Cerebras contre 0,50 chez un fournisseur sur GB200, soit 50 % de prime pour environ cinq fois la cadence. Or un lecteur humain ne lit pas à quatre mille tokens par seconde ; une boucle d’agent, si. Le volume hebdomadaire de tokens sur OpenRouter est passé de 0,4 billion en décembre 2024 à 27 billions en mars 2026, tiré par des modèles dont une réponse de 200 tokens visibles peut en mobiliser 30 000 d’invisibles.
L’Europe, la France et les autres prétendants
Cerebras a annoncé le 9 juillet 2026 une expansion européenne de plusieurs milliards de dollars, première capacité en ligne d’ici fin 2026 et 200 mégawatts visés fin 2027, la France et les pays nordiques figurant parmi les premières implantations. Andrew Feldman met en avant les exigences européennes de souveraineté des données, sur un continent où Nvidia revendique plus de 90 % des usines à IA annoncées et où Mistral AI est cliente depuis février 2025.
Le créneau attire du monde. Groq a levé 750 millions de dollars en septembre 2025 et ouvert une région européenne à Helsinki. Surtout, la menace la plus lourde pour Nvidia vient des hyperscalers : le TPU Ironwood de Google offre 192 gigaoctets de mémoire à 7,37 téraoctets par seconde et monte jusqu’à 9 216 puces par pod.
Le CS-4 est moins une rupture qu’un acte de spécialisation assumé. En doublant le courant plutôt que le silicium, Cerebras admet qu’un masque à l’échelle du wafer coûte trop cher pour être refait à chaque génération, et déplace l’innovation vers le rack et son refroidissement. L’entreprise gagne sur une métrique, les tokens par seconde et par utilisateur, en renonçant à l’autre moitié du pipeline et au marché de l’entraînement.
Les limites recensées ne se résolvent pas au même rythme. Le plafond mémoire est un problème d’architecture, que la feuille de route promet d’attaquer par l’empilement de DRAM ; la densité électrique est un problème de bâtiment, qui se règle en années de travaux ; l’opacité des mesures se dissipera avec les livraisons. Le pari matériel a beau tenir debout, ce sont la couche logicielle et l’aptitude à s’insérer dans les parcs existants qui trancheront commercialement.
Reste une question qui dépasse une armoire de calcul. Si le décodage se sépare durablement du prefill, l’unité pertinente n’est plus la puce mais le rack, et l’infrastructure d’inférence devient hétérogène par construction, avec la coordination entre concurrents que cela suppose. La consommation de tokens croît plus vite que la capacité de production, et le silicium n’est plus le seul goulet : le réseau électrique et le béton des salles pèsent autant.
Aller plus loin
L’annonce brute se lit dans Introducing Cerebras CS-4: The Fastest AI Just Got Faster, où le constructeur aligne ses revendications sans filtre, du facteur trente au millier de tokens par seconde sur des modèles gigantesques, décrit son schéma d’inférence désagrégée et fixe son calendrier de livraison.
Le seul texte à démonter l’astérisque du calcul épars est Cerebras CS-4 rack systems juice chips for every last drop of AI performance, qui ramène les 250 pétaflops annoncés à environ 25 en FP16 dense, donne l’estimation de puissance du rack et éclaire le parallélisme en pipeline.
Pour comprendre ce que fait réellement la nouvelle puce, l’analyse Cerebras Overclocks WSE-3 Waferscale Engine To Boost Inference Oomph In Nexus CS-4 reste la plus précise : passage de 1,4 à 2,8 gigahertz, doublement conjoint de la puissance délivrée et du refroidissement, grappe maximale de 2 048 nœuds.
L’ingénierie du rack se découvre dans le compte rendu Cerebras Talks Going Rack-Scale with Their WSEs at Hot Chips 2026, rédigé une semaine après l’annonce : distribution par bus-barre, refroidissement liquide à détection de fuite, et la feuille de route engageant un CS-5 en 2027 et un CS-6 à DRAM empilée.
Le chiffrage économique du plafond mémoire, absent de toute communication officielle, figure dans Cerebras’s Next Generation CS-4: Fast Just Got Faster, qui calcule ce que coûterait un très grand modèle servi à un million de tokens de contexte et souligne la rigidité du ratio figé à l’achat.
L’analyse critique la plus argumentée demeure Cerebras CS-4 Makes the Rack the New Chip by Doubling Power and Tripling Wafers, qui aligne les trois objections que poseront d’abord les acheteurs : conditions de test non publiées, fiabilité du doublement thermique, responsable unique du service introuvable.
Qui veut remonter à la source de la désagrégation lira Splitwise: Efficient generative LLM inference using phase splitting, l’article fondateur qui établit dès novembre 2023 que le traitement du prompt est intensif en calcul et la génération intensive en mémoire. L’idée précède de deux ans le produit qui s’en réclame.
La brique logicielle correspondante existe déjà chez l’adversaire, documentée dans NVIDIA Dynamo, A Low-Latency Distributed Inference Framework for Scaling Reasoning AI Models, framework libre qui orchestre le service désagrégé sur GPU avec routage sensible au cache. De quoi mesurer la marche à franchir côté outillage.
Le mécanisme qui rend le wafer industrialisable est détaillé dans 100x Defect Tolerance: How Cerebras Solved the Yield Problem, avec les chiffres de granularité des cœurs, de réserve activable et de routage autour des défauts. Le texte le plus instructif du lot, parce que la stratégie qu’il expose vaut bien au-delà du silicium.
L’angle qui concerne directement le lecteur français apparaît dans Cerebras targets Europe with multibillion-dollar AI expansion, challenging Nvidia, qui détaille le calendrier d’implantation, les régions retenues et l’argumentaire de souveraineté avancé par la direction.
Lus ensemble, ces documents racontent autre chose qu’une course au record. Une entreprise qui voulait remplacer le processeur graphique vend désormais un complément spécialisé, sur une moitié du pipeline, à des clients dont les salles machines devront être refaites pour l’accueillir. Les gains sont mesurés par des tiers et les compromis documentés, mais l’issue tiendra moins à la fréquence d’horloge qu’à l’aptitude de l’industrie à faire cohabiter des accélérateurs concurrents.