Quand une enseigne de la grande distribution met sa propre marque en rayon, elle ne rompt pas avec les industriels qui la fournissent. Elle installe à côté d’eux un produit dont elle connaît la recette, le coût de revient et le calendrier, et se dote d’un étalon qui lui manquait. Le fournisseur reste en linéaire, souvent en volumes croissants. Ce qui change n’est pas le rapport de force, c’est la connaissance des prix.
Les exploitants de centres de données ont repris cette logique à une tout autre échelle. Le calcul destiné à l’intelligence artificielle s’achète à un fournisseur qui dégage les trois quarts de marge brute, sur un marché où la pénurie de composants s’est installée. Dessiner l’accélérateur qui exécutera ses propres modèles revient alors à rapatrier une fraction de cette marge.
C’est là que s’inscrit la note interne de Meta consultée par Reuters. Le groupe s’y fixe septembre pour ouvrir la production d’un accélérateur maison baptisé Iris, dessiné avec Broadcom, gravé par TSMC, sorti de six semaines de validation sans incident notable. La ligne tient en une nuance : rester client de Nvidia et d’AMD, sans plus leur remettre toutes les clés des salles de calcul. Le contenu du mémo, la généalogie du programme, l’économie de la cadence promise et les dépendances qui subsistent composent la suite.
Ce que la note interne dit, et ce qu’elle ne rappelle pas
Iris porte un autre nom depuis le mois de mars
Iris relève de la famille MTIA, acronyme de Meta Training and Inference Accelerator. Deux charges lui sont assignées : l’apprentissage des modèles de classement et de recommandation qui ordonnent les fils de Facebook et d’Instagram, et une part de l’inférence, ces calculs qu’exige l’exécution d’une tâche, dans les applications du groupe. Présenté comme une nouveauté, Iris est le nom de code interne de la MTIA 400, deuxième des quatre générations que Meta a détaillées le 11 mars 2026.
La feuille de route publiée ce jour-là est précise. La MTIA 300 est déjà en production sur l’entraînement des modèles de classement ; les 400, 450 et 500 visent d’abord l’inférence générative, la 450 pour un déploiement début 2027 et la 500 dans le courant de la même année. De la première à la dernière, le groupe promet un calcul multiplié par 25, et dit avoir déjà déployé des centaines de milliers de MTIA.
Six semaines de tests, quelques mois après un échec
Six semaines sans anicroche, c’est peu pour un chantier ouvert voilà plus de cinq ans et dont les étapes antérieures ont rarement tenu ce tempo. La séquence succède de surcroît à un revers : fin février 2026, Meta abandonnait Olympus, sa puce d’entraînement la plus ambitieuse, après avoir buté sur sa conception. L’information du mémo n’est donc pas l’existence d’Iris, publique depuis mars, mais le fait qu’elle tienne son calendrier.
Un programme né en 2020 et son basculement vers la mémoire rare
La MTIA v1, révélée le 18 mai 2023, avait été conçue en 2020 : 7 nanomètres chez TSMC, 25 watts et 102,4 téra-opérations par seconde. Meta la justifiait par un constat simple : les processeurs graphiques n’atteignaient pas toujours, sur ses modèles de recommandation profonds, le niveau d’efficacité exigé. La v2, annoncée en avril 2024, passait au 5 nanomètres avec 128 gigaoctets de LPDDR5 : tant que MTIA s’en contentait, Meta restait à l’écart du marché le plus tendu. La feuille de route de 2026 bascule vers la HBM, que s’arrachent tous les fabricants d’accélérateurs.
La cadence semestrielle est d’abord une affaire d’assemblage
L’objectif affiché est une génération nouvelle tous les six mois environ jusqu’en 2027, là où les fabricants spécialisés livrent une fois l’an. Le levier s’appelle chiplet : le processeur est découpé en briques recombinables et remplaçables une à une, sans reprendre le dessin d’ensemble. Le principe répond à une contrainte physique, la limite réticulaire, soit la surface maximale qu’une machine de lithographie imprime d’un coup, et à une raison économique : un jeu de masques coûte de 30 à 50 millions de dollars, que le découpage amortit sur plusieurs générations.
« Chaque génération de MTIA s’appuie sur la précédente », écrivait Meta en mars, en s’engageant à répercuter vite dans le silicium les leçons de ses nouveaux modèles. Promettre une cadence n’est pas la tenir, et le point de congestion s’est déplacé de la gravure vers l’assemblage : TSMC vise 130 000 plaques CoWoS par mois fin 2026, et son 3 nanomètres tournait à pleine capacité au premier semestre pour une demande triple de l’offre.
Le compilateur, verrou plus solide que le transistor
L’intérêt d’une puce maison tient à sa spécialisation même : un circuit taillé pour quelques opérations, et pour elles seules. Le mémo appuie ce choix sur une plainte inattendue : à l’échelle de Meta, l’intégration de chaque nouvelle génération de processeurs graphiques du commerce réclame un effort considérable et a déjà coûté du temps au groupe. L’argument coupe dans les deux sens : chaque circuit spécialisé impose son compilateur, XLA chez Google, Neuron chez Amazon, et la friction surgit dès qu’une charge s’écarte de l’architecture visée.
La spécialisation qui produit le gain de coût produit aussi le risque d’obsolescence, et c’est lui qui a emporté Olympus. Meta dispose ici d’un avantage qu’aucun autre client de Broadcom ne possède, puisque PyTorch est né chez elle : le groupe insiste sur une MTIA construite nativement sur des standards de l’industrie, PyTorch, Triton et vLLM. Face à CUDA, une puce maison ne vaut que ce que vaut la capacité des équipes à y basculer sans réécrire leur code.
Diversifier n’est pas s’affranchir
Deux contrats géants en une semaine de février
Congédier Nvidia et AMD n’est pas à l’ordre du jour : les MTIA s’ajouteront aux parcs de processeurs graphiques déjà empilés dans les salles du groupe sans s’y substituer. Le 17 février 2026, Meta signait avec Nvidia un accord pluriannuel portant sur des millions de puces Blackwell et Rubin ; sept jours plus tard, il annonçait avec AMD un partenariat de 6 gigawatts de processeurs Instinct, assorti d’un bon de souscription sur 160 millions d’actions.
La marge que le silicium maison cherche à rapatrier
« C’est une étape importante pour Meta alors que nous diversifions notre puissance de calcul », déclarait Mark Zuckerberg dans le communiqué d’AMD. Le mot est diversification, non substitution : on ne réduit pas sa dépendance en commandant davantage, et ce que Meta comprime est le coût unitaire de son calcul, pas sa facture. Au premier trimestre de son exercice 2027, Nvidia a déclaré 75,2 milliards de dollars de revenus dans les centres de données, avec 75,0 % de marge brute non-GAAP : chaque point est un coût pour l’acheteur.
En face, le seul chiffre revu par les pairs vient d’une communication présentée en juin 2025 à ISCA, qui crédite la MTIA 2i de 44 % de coût total de possession en moins face aux processeurs graphiques, sur les modèles déjà en production. Rien d’équivalent n’a été publié sur l’inférence générative, précisément la charge que visent les générations 450 et 500.
Broadcom et Taïwan, les dépendances qui demeurent
Encore faut-il regarder qui remplace qui. Broadcom, qui conçoit Iris, conçoit aussi la puce d’OpenAI et les accélérateurs de Google : 8,4 milliards de dollars de revenus de semi-conducteurs pour l’IA au premier trimestre de son exercice 2026, en hausse de 106 %, et une visibilité revendiquée au-delà de 100 milliards sur l’exercice suivant. Quant à TSMC, il grave Iris comme il grave les processeurs auxquels elle est censée permettre d’échapper. Le goulot se déplace, il ne disparaît pas.
De la note interne au prix d’une barrette de mémoire
Les contrats de long terme, un changement de régime
Trois autres signatures accompagnent la puce dans le mémo : SanDisk pour le stockage, Samsung pour la mémoire, Sumitomo Electric pour la fibre optique. Leur nature importe autant que leur existence : celle qui lie SanDisk à Meta est le premier engagement de long terme connu dans la NAND, soit le passage du marché au comptant à des contrats pluriannuels avec protection tarifaire. Sur la seule fuite du mémo, l’action SanDisk a gagné près de 7 %, Sumitomo Electric 4,7 % et Samsung 2,5 % à Séoul.
Ce que la file d’attente coûte au grand public
La pénurie qui justifie ces contrats se chiffre : les prix contractuels de la DRAM ont bondi de 90 à 95 % au premier trimestre 2026, et TrendForce anticipait fin mars 58 à 63 % de hausse supplémentaire au trimestre suivant, 70 à 75 % pour la NAND. La mémoire pouvant représenter 20 % du coût d’un smartphone de milieu de gamme, téléphones et ordinateurs devraient se renchérir de plusieurs points cette année : celui qui achète une barrette fait la queue derrière Meta.
Cette inflation n’est pas le décor de l’histoire mais son moteur, puisque c’est elle qui rend la puce maison rentable. L’enveloppe d’investissement du groupe pour 2026, très majoritairement dirigée vers l’IA, se situe entre 125 et 145 milliards de dollars : une fourchette relevée le 29 avril depuis 115 à 135 milliards, au nom du prix des composants.
Des gigawatts qui ont une adresse
La trajectoire annoncée porte sept gigawatts de capacité informatique installés en 2026, puis un doublement à quatorze gigawatts l’année suivante. L’équivalence courante situe un gigawatt autour de 800 000 foyers alimentés, mais l’unité est américaine, calée sur près de 10 500 kilowattheures par ménage et par an ; un foyer français en consomme plutôt 4 200 à 4 800 hors chauffage, et le même gigawatt vaudrait ici de l’ordre de 1,5 à 2 millions de foyers.
Ces gigawatts ont une adresse. Hyperion, en Louisiane, est un campus d’environ 10 milliards de dollars appelé à atteindre 5 gigawatts d’ici 2030 ; l’électricien Entergy y construit trois centrales à cycle combiné et 160 kilomètres de lignes à 500 kilovolts, et l’Union of Concerned Scientists juge insuffisantes les protections offertes à ses abonnés. Le contrat avec Sumitomo Electric, inattendu dans une note consacrée à un processeur, relève de la même échelle : une telle flotte tire la demande de transceivers optiques et de liaisons entre centres.
Un mouvement d’ensemble dont l’Europe est absente
La démarche est loin d’être isolée. Amazon et Google exploitent depuis des années des accélérateurs de leur conception, OpenAI avance avec Broadcom et Anthropic étudierait un rapprochement avec Samsung. Le précédent le plus proche remonte à trois semaines : le 24 juin 2026, OpenAI et Broadcom dévoilaient Jalapeño, processeur d’inférence dessiné de zéro en neuf mois. « Nous avons une compréhension profonde de la charge de travail », résumait le président d’OpenAI Greg Brockman.
Le projet d’Anthropic se situe bien plus en amont : les discussions avec Samsung porteraient sur le nœud 2 nanomètres du fondeur coréen, mais ni les fonctions, ni les cibles de performance, ni le rôle de la puce ne sont arrêtés. Le point commun de ces trajectoires est l’absence d’un continent : aucun acteur européen ne conduit un programme d’accélérateur de cette nature, et l’Europe achète sa capacité de calcul à une chaîne sur laquelle elle n’a aucune prise.
Passer en production n’est pas mettre en service, et septembre ne dira qu’une chose d’Iris : si le calendrier tient. Un démarrage à l’heure validerait la cadence semestrielle et mettrait sous pression le rythme annuel des fabricants spécialisés ; un glissement de quelques semaines fragiliserait la feuille de route des générations 450 et 500, donc l’hypothèse de coût qui porte la trajectoire d’investissement de 2027.
Les engagements pluriannuels pris auprès de Samsung et de SanDisk portent la même ambiguïté : ils protègent contre la hausse mais immobilisent des volumes, et nul ne sait à la mi-juillet 2026 laquelle des deux lectures prévaudra, l’assurance ou la rigidité contractée au plus haut du cycle. Le raisonnement vaut pour la spécialisation elle-même, une puce taillée pour une architecture de modèle étant un pari sur sa stabilité, et l’abandon d’Olympus a montré ce qu’il en coûte de le perdre.
Le mouvement dépasse le cas d’un groupe. Quand les plus gros acheteurs de calcul dessinent leurs propres circuits, la question n’est plus la santé d’un fournisseur mais la forme du marché : une poignée d’architectures propriétaires, chacune avec son compilateur, à la place d’une plateforme commune que tout le monde savait programmer. La contrainte finale n’est ni le transistor ni le code, mais des lignes à haute tension, des plaques qu’un seul fondeur sait assembler en volume et le cours de la mémoire vive.
Aller plus loin
Le document que la note interne exécute plutôt qu’elle n’annonce, Four MTIA Chips in Two Years: Scaling AI Experiences for Billions, détaille la feuille de route 300, 400, 450 et 500, la cadence semestrielle et les multiplicateurs annoncés, jusqu’au chiffre rarement repris des centaines de milliers d’accélérateurs en production.
La matière première du récit se lit neuf jours plus tôt dans Exclusive-Meta to put AI chip into production in September as it looks to double computing capacity, memo shows, dépêche qui restitue le mémo, les trois accords d’approvisionnement et l’analyse de Mike Gualtieri, pour qui la puce maison est la seule façon de rester compétitif sur le prix de l’usage des modèles.
L’identification d’Iris comme MTIA 400 vient de Sandisk sets up flash chip supply agreement with Meta, enquête qui explique pourquoi un contrat de stockage devient un événement de marché : le premier engagement de long terme connu dans une NAND habituée au comptant.
Le lecteur curieux de microarchitecture trouvera dans Meta Outlines New MTIA Accelerator Roadmap for its Next-Gen AI Compute Mix l’analyse la plus précise en accès libre : deux cœurs vectoriels RISC-V par unité de traitement, la bande passante relevée génération par génération, et une défense argumentée du chiplet.
Le seul chiffre de rentabilité revu par les pairs figure dans Meta’s Second Generation AI Chip: Model-Chip Co-Design and Productionization Experiences, présentée au cinquante-deuxième symposium ISCA, qui documente les 44 % de coût de possession en moins et, plus instructif encore, les difficultés d’industrialisation.
Le mot chiplet mérite le détour par Chiplets Enter the Production Era as UCIe 3.0, Massive Packaging Expansions, and Multi-Die AI Accelerators Converge, dossier qui pose la limite réticulaire, le coût d’un jeu de masques et l’objectif de 130 000 plaques CoWoS par mois de TSMC.
La critique du pari est rassemblée dans The Custom Silicon Inflection Point: Hyperscaler ASICs Challenge NVIDIA’s GPU Dominance in 2026, panorama qui chiffre la file d’attente amont, un 3 nanomètres saturé pour une demande triple de l’offre, et rappelle qu’un circuit spécialisé impose son compilateur.
Le démenti le plus net à l’idée d’un affranchissement tient dans AMD and Meta Announce Expanded Strategic Partnership to Deploy 6 Gigawatts of AMD GPUs, communiqué qui décrit les baies Helios co-conçues, le bon de souscription et la formule de Mark Zuckerberg sur la diversification.
L’enjeu financier prend sa taille dans NVIDIA Announces Financial Results for First Quarter Fiscal 2027, publication où 75,2 milliards de dollars de revenus trimestriels dans les centres de données côtoient 75 % de marge brute : c’est cette marge que le silicium maison veut déplacer.
L’atterrissage physique est raconté par Ownership and Power Challenges in Meta’s Hyperion and Prometheus Data Centers, enquête qui suit les centrales à cycle combiné, les lignes à 500 kilovolts, le montage à 29 milliards de dollars et la contestation locale.
Lus ensemble, ces documents déplacent la question. Le silicium maison n’est pas une déclaration d’indépendance mais un exercice de comptabilité industrielle : reprendre quelques points de marge à un fournisseur dont on augmente les commandes, contre un compilateur propriétaire, une place dans la file d’attente d’un unique assembleur et un pari sur la stabilité des architectures de modèles. La chaîne qui relie une note interne à une centrale à gaz louisianaise, puis au prix d’une barrette de mémoire, est plus courte qu’on ne l’imagine.